HomeFor Candidates 채용 정보
포지션 | [반도체IP 전문기업] RTL Design/Verification Engineer | ||
---|---|---|---|
회 사 | 중소기업 | 직 급 | 주임 ~ 대리 |
외국어 | 수준 : | 연령/성별 | 무관 |
진행절차 | 서류전형 -> 1차면접 ->2차면접 | 마감일 | 채용시 |
○담당업무 :
• 개발중인 HW IP에 대한 검증 환경 setup 및 debugging • 기 개발된 HW IP의 기능 설계(RTL coding)및 검증(simulation and synthesis) 및 유지 보수 • 개발 완료된 Product에 대한 Customer 지원 ○직위 : Junior / 협의 ○자격요건 : • 전자(공학)과 출신(학사 or 석사) • 경력 2년이상 ~ 8년이하 • Verilog & C 기본 지식 보유 [우대 사항] • C/C++/Verilog HDL에 대한 지식 보유 • Linux/Unix 환경에 대한 지식 보유 • Python/Perl/JAVA/Shell Script에 대한 지식 보유 • Video Codec에 대한 지식 보유 • FPGA Development Environment 경험 • Fluent in English ○근무지 : 서울 강남(삼성동) ○채용절차 : 서류전형 - 코딩테스트 - 1차면접 - 2차면접 |
성 명 | 관리자 | 이메일 | sjlee@careerlimes.com |
---|---|---|---|
전 화 | 휴대폰 | 010-****-**** |