HomeFor Candidates 채용 정보
포지션 | [반도체IP 전문기업] RTL Design/Verification Engineers (Senior급) | ||
---|---|---|---|
회 사 | 벤처기업 | 직 급 | 과장 ~ 차장 |
외국어 | 수준 : | 연령/성별 | 무관 |
진행절차 | 서류전형 -> 1차면접 ->2차면접 | 마감일 |
[주요업무]
• Spec definition, Macro/Micro 아키텍처 설계, RTL 코딩, Simulation and Synthesis을 포함한 모듈 개발 • Scripting tool을 사용하여 기존 RTL 블록과 검증 환경을 유지 및 향상 • Software development team과 협업 [자격요건] o ASIC/SOC/FPGA 개발 경험 o Verilog HDL 및 C/C+를 사용한 설계/검증에 대한 전문 지식 o AMBA AXI와 memory sub-system에 대한 지식 o RTL simulation, debugging, synthesis, and lint/CDC을 위한 EDA 툴의 기술 보유 [우대사항] • 아래 개발 경험 - memory sub-system - image signal processing - video codec • Python/Perl 사용 가능자 • SystemVerilog를 사용한 test bench 가능자 ○근무지 : 서울 강남 |
성 명 | 이승준대표 | 이메일 | sjlee@careerlimes.com |
---|---|---|---|
전 화 | 휴대폰 | 010-****-**** |